

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-255838

(43) Date of publication of application: 01.10.1996

(51)Int.CI.

H01L 21/8222 H01L 27/06 H01L 21/203 H01L 29/205 H01L 29/872 H01L 21/331 H01L 29/73 H01L 29/778 H01L 21/338

H01L 29/812 H01L 27/095

(21)Application number: 07-283186

(71)Applicant : TRW INC

(22) Date of filing:

31.10.1995

(72)Inventor: STREIT DWIGHT C

UMEMOTO DONALD K

OKI AARON K

KOBAYASHI KEVIN W

(30)Priority

Priority number : 94 333538

Priority date: 02.11.1994


Priority country: U\$

(54) METHOD OF MANUFACTURING MONOLITHIC MULTIFUNCTIONAL INTEGRATED CIRCUIT DEVICE

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a selective molecular beam epitaxy method for manufacturing different semiconductor devices in integrated circuit form on a common base substance.

SOLUTION: The selective molecular beam epitaxy manufacturing a monolithic integrated circuit device including an assembly of a PIN diode device 54, a HBT device 52, a HEMT device 56 and a MESFET device on a common base substance includes the bonding of a profile layer of one device onto a proper base substance as well as the bonding of the first dielectric layer on the profile layer. Besides, the profile layer and the dielectric layer are etched away so as to section the first device profile. Next, the second profile layer for sectioning the second device is bonded onto the exposed base substance. Finally, the second profile is selectively etched away to section the second device profile.



LEGAL STATUS

[Date of request for examination]

07.12.1995

[Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

2793983

[Date of registration]

19.06.1998

[Number of appeal against examiner's decision

of rejection]

[Date of requesting appeal against examiner's

decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平8-255838

(43)公開日 平成8年(1996)10月1日


(51) Int. C1. 6	識別記号	庁内整理番	号	FI				技術表示箇所	
H O 1 L 21/8222				H01L	27/06	101	U	•	
. 27/06					21/203		M		
21/203					29/205				
29/205					29/48		P		
29/872					29/72				
審査請求	有 請求」	項の数37	OL			(全2	20頁)	最終頁に続く	
(21)出願番号 特願平7-283186				(71)出願人	(71)出願人 590002529				
					ティア	 ールダブリ	リュー /	インコーポレイテ	
(22)出願日 平成7年(1995)10月31日					ッド	, , ,			
					アメリ:	カ合衆国	カリファ	ォルニア州 902	
(31)優先権主張番号 08/333538				78 レドンド ビーチ スペース パーク					
(32)優先日 1994	年11月2日				1				
(33)優先権主張国 米国 (US)				(72)発明者 ドワイト シー ストライト					
				アメリ	カ合衆国	₹国 カリフォルニア州 907			
		İ	40 シール ビーチ カレッジ パーク				レッジ パーク		
					ドライ	ヴ 313			
				(74)代理人	弁理士	中村和	念 (外6	名)	
								最終頁に続く	

(54)【発明の名称】モノリシックの多機能集積回路デバイスを製造する方法

(57)【要約】 (修正有)

【課題】 異なる半導体デバイスを集積回路形態で共通の基体上に製造するための選択的分子ビームエピタキシー方法を提供する。

【解決手段】 PINダイオードデバイス54、HBT デバイス52、HEMTデバイス56及びMESFET デバイスの組合せを含むモノリシック集積回路デバイスを共通の基体上に製造する選択的分子ビームエピタキシー方法は、1つのデバイスのプロファイル層を適当な基体上に付着し、そしてそのプロファイル層上に第1の誘電体層を付着することを含む。プロファイル層及び誘電体層は、第1のデバイスプロファイルを画成するようにエッチングされる。次いで、第2デバイスを画成するための第2のプロファイル層が、露出した基体上に付着される。次いで、第2のデバイスプロファイルが画成される。



【特許請求の範囲】

【請求項1】 基体と、

上記基体上に形成された高電子移動度トランジスタ(H EMT) とを備え、該HEMTは、基体に接触するHE MTのプロファイル層が基体とのエピタキシャル結合を 形成するように選択的分子ビームエピタキシー(MB E) によって基体に付着された複数のHEMTプロファ イル層を含み、そして上記基体上に形成された第1半導 体デバイスを更に備え、該第1半導体デバイスは、基体 に接触する第1半導体デバイスのプロファイル層が基体 10 路。 とのエピタキシャル結合を形成するようにMBEによっ て基体上に付着された複数の第1半導体デバイスプロフ ァイル層を含むことを特徴とするモノリシック集積回

【請求項2】 上記第1半導体デバイスは、ヘテロ接合 バイポーラトランジスタ(HBT)であり、基体に接触 するHBTプロファイル層がサブコレクタ層である請求 項1に記載の集積回路。

【請求項3】 上記第1半導体デバイスは、PINダイ オードであり、基体に接触するPINダイオードプロフ 20 ァイル層が接触層である請求項1に記載の集積回路。

【請求項4】 基体上に形成された第2半導体デバイス を更に備え、該第2半導体デバイスは、基体に接触する 第2半導体デバイスのプロファイル層が基体とのエピタ キシャル結合を形成するように選択的MBEによって基 体に付着された複数の第2半導体プロファイル層を含む 請求項1に記載の集積回路。

【請求項5】 上記第1半導体デバイスはHBTであり そして第2半導体デバイスはショットキーダイオードで あり、これらHBT及びショットキーダイオードはイオ 30 ンインプランテーション領域によって分離され、そして 基体に接触するHBTプロファイル層がサブコレクタ層 である請求項4に記載の集積回路。

【請求項6】 上記第1半導体デバイスはHBTであり そして第2半導体デバイスはPINダイオードであり、 基体に接触するHBTプロファイル層がサブコレクタ層 であり、そして基体に接触するPINダイオードプロフ ァイル層が接触層である請求項4に記載の集積回路。

【請求項7】 HBT及びPINダイオードは、イオン インプランテーション領域によって分離される請求項6 40 に記載の集積回路。

【請求項8】 ショットキーダイオードデバイスを更に 備え、該ショットキーダイオードデバイスはイオンイン プランテーション領域によってHBTから分離され、基 体に接触するショットキーダイオードデバイスのプロフ アイル層が基体とのエピタキシャル結合を形成する請求 項2に記載の集積回路。

【請求項9】 上記PINダイオード、HBT及びHE MTは、送信-受信回路を形成するように相互接続さ れ、HEMTは受信機能のための低ノイズ増幅器として 50 りそして第2半導体デバイスはショットキーダイオード

働き、HBTは送信機能のための電力増幅器として働 き、PINダイオードはスイッチとして働く請求項7に 記載の集積回路。

【請求項10】 上記HBT及びHEMTは、HBT調 整されたHEMT低ノイズ増幅器を形成するように相互 接続される請求項2に記載の集積回路。

【請求項11】 上記HEMT及びPINダイオード は、PINダイオードリミッタを含むHEMT増幅器を 形成するように相互接続される請求項3に記載の集積回

【請求項12】 HBT及びHEMTは高性能増幅器を 形成するように相互接続され、HEMTは、RF信号を 受信する低ノイズ増幅器として働き、HBTは、HEM Tから増幅された出力信号を受信する高インターセプト 増幅器として働く請求項2に記載の集積回路。

【請求項13】 基体上に付着された超伝導-絶縁-超 伝導(SIS)検出器を更に備えた請求項1に記載の集 積回路。

【請求項14】 上記基体は、砒化ガリウム及び燐化イ ンジウムより成る群から選択された半導体材料より成る 請求項1に記載の集積回路。

【請求項15】 基体と、

上記基体上に形成された金属半導体電界効果トランジス タ (MESFET) とを備え、該MESFETは、基体 に接触するMESFETのプロファイル層が基体とのエ ピタキシャル結合を形成するように選択的分子ビームエ ピタキシー (MBE) によって基体に付着された複数の MESFETプロファイル層を含み、そして上記基体上 に形成された第1半導体デバイスを更に備え、該第1半 導体デバイスは、基体に接触する第1半導体デバイスの プロファイル層が基体とのエピタキシャル結合を形成す るようにMBEによって基体上に付着された複数の第1 半導体デバイスプロファイル層を含むことを特徴とする モノリシック集積回路。

【請求項16】 上記第1半導体デバイスは、ヘテロ接 合バイポーラトランジスタ(HBT)であり、基体に接 触するHBTプロファイル層がサブコレクタ層である請 求項15に記載の集積回路。

【請求項17】 上記第1半導体デバイスは、PINダ イオードであり、基体に接触するPINダイオードプロ ファイル層が接触層である請求項15に記載の集積回

【請求項18】 上記基体上に形成された第2半導体デ バイスを更に備え、該第2半導体デバイスは、基体に接 触する第2半導体デバイスのプロファイル層が基体との エピタキシャル結合を形成するように選択的MBEによ り基体に付着された複数の第2半導体プロファイル層を 含む請求項15に記載の集積回路。

【請求項19】 上記第1半導体デバイスはHBTであ

20

であり、これらHBT及びショットキーダイオードはイオンインプランテーション領域により分離され、そして基体に接触するHBTプロファイル層がサブコレクタ層である請求項18に記載の集積回路。

【請求項20】 上記第1半導体デバイスはHBTでありそして第2半導体デバイスはPINダイオードであり、基体に接触するHBTプロファイル層がサブコレクタ層であり、そして基体に接触するPINダイオードプロファイル層が接触層である請求項18に記載の集積回路。

【請求項21】 HBT及びPINダイオードは、イオンインプランテーション領域によって分離される請求項20に記載の集積回路。

【請求項22】 ショットキーダイオードデバイスを更に備え、該ショットキーダイオードデバイスはイオンインプランテーション領域によってHBTから分離され、基体に接触するショットキーダイオードデバイスのプロファイル層が基体とのエピタキシャル結合を形成する請求項15に記載の集積回路。

【請求項23】 上記基体は、砒化ガリウム及び燐化インジウムより成る群から選択された半導体材料より成る請求項15に記載の集積回路。

【請求項24】 基体と、

20

上記基体上に形成されたヘテロ接合バイポーラトランジスタ (HBT) とを備え、該HBTは、基体に接触するHBTのプロファイル層が基体とのエピタキシャル結合を形成するように選択的分子ビームエピタキシーによって基体に付着された複数のHBTプロファイル層を含み、そして上記基体上に形成された半導体ダイオードを更に備え、この半導体ダイオードは、基体に接触する第301半導体デバイスのプロファイル層が基体とのエピタキシャル結合を形成するように分子ビームエピタキシーにより基体上に付着された複数のダイオードプロファイル層を含むことを特徴とするモノリシック集積回路。

【請求項25】 選択的分子ビームエピタキシー (MBE) プロセスにより共通の基体上にモノリシック集積回路デバイスを製造する方法において、

MBEプロセスにより基体上に第1半導体プロファイルを付着し、

上記半導体プロファイル上に第1誘電体層を付着し、 選択された領域において上記第1誘電体層及び第1半導 体プロファイルの一部分を除去して、第1半導体デバイ スプロファイルを画成する第1半導体プロファイルの一 部分が基体上に残されそして基体の第1部分が露出され るようにし、更に、上記第1半導体デバイスプロファイ ルが第1の残りの誘電体層によって覆われるようにし、 上記第1の残りの誘電体層及び上記基体の第1の露出部 分にMBEプロセスにより高電子移動度トランジスタ (HEMT) プロファイルを付着し、そして上記第1の

残りの誘電体層に付着されたHEMTプロファイルを除 50

去すると共に、上記第1の残りの誘電体層を除去して、 集積された第1半導体及びHEMTデバイスプロファイ ルを共通の基体上に形成する、という段階を備えたこと を特徴とする方法。

【請求項26】 第1半導体プロファイルを付着する上記段階は、基体上にヘテロ接合バイポーラトランジスタ (HBT) プロファイルを付着して、基体上に集積されたHBT及びHEMTデバイスプロファイルを形成することを含む請求項25に記載の方法。

10 【請求項27】 第1半導体プロファイルを付着する上 記段階は、PINダイオードプロファイルを付着して、 共通の基体上に集積されたPINダイオード及びHEM Tデバイスプロファイルを形成することを含む請求項2 5に記載の方法。

【請求項28】 誘電体層及び半導体プロファイルの一部分を除去する上記段階は、上記半導体プロファイルを非等方性エッチングして後退した半導体プロファイルを形成し、第1の残りの誘電体層の一部分が第1の半導体デバイスプロファイルの上面を越えて延びるようにすることを含む請求項25に記載の方法。

【請求項29】 HEMTプロファイルを付着する上記 段階は、基体の露出部分に単結晶HEMTプロファイル をそして第1の残りの誘電体層に多結晶HEMTプロファイルを付着することを含む請求項25に記載の方法。

【請求項30】 上記基体は、砒化ガリウム (GaAs) 及び燐化インジウム (InP) より成る群から選択された材料を含む請求項25に記載の方法。

【請求項31】 第1の誘電体層を付着する上記段階は、窒化シリコン誘電体層を付着することを含む請求項25に記載の方法。

【請求項32】 HEMTデバイスプロファイルにオーミック金属層を最初に付着し、次いで、HEMTデバイスプロファイルに関連したソース端子及びドレイン端子を定めるようにオーミック金属層をパターン化し、次いで、HBTデバイスプロファイルからHBTエミッタメサをパターン化し、次いで、HBTデバイスプロファイルからHBTベースメサをパターン化し、次いで、HBTエミッタ接点及びHBTコレクタ接点を付着及びパターン化し、そしてHEMTゲート電極を付着及びパターン化する段階を更に備えた請求項26に記載の方法。

【請求項33】 HBTデバイスプロファイルの領域にイオンをインプランテーションしてHBTデバイスプロファイルの一部分を隔離及び分離し、HBTデバイスプロファイルの分離された部分からダイオードデバイスプロファイルを形成する段階を更に備えた請求項26に記載の方法。

【請求項34】 第1誘電体層の一部分を除去する段階 の後にMBEプロセスにより第1の残りの誘電体層と基 板の第1の露出部分とに第2の半導体プロファイルを付 着し、上記第1の残りの誘電体層に付着された第2半導 体プロファイルの一部分を除去すると共に、上記第1の 残りの誘電体層を除去して、基体上に上記第1の半導体 デバイスプロファイルに隣接して第2の残りの半導体プ ロファイルを形成し、上記第1の半導体デバイスプロフ ァイル及び第2の残りの半導体プロファイル上に第2の 誘電体層を付着し、選択された領域において上記第2の 誘電体層及び第2の残りの半導体プロファイルの一部分 を除去して、第2の半導体デバイスプロファイルを定め る第2の残りの半導体プロファイルの一部分が基体上に 残され且つ基体の第2部分が露出されるようにし、上記 第1の半導体デバイスプロファイル及び上記第2の半導 体デバイスプロファイルは、第2の残りの誘電体層によ ってカバーされ、第2の半導体デバイスプロファイルを 形成する上記段階は、HEMTプロファイルを付着する 段階の前に実行される請求項25に記載の方法。

【請求項35】 第1の半導体プロファイルを付着する 上記段階は、PINダイオードプロファイルを付着する ことを含み、そして第2の半導体プロファイルを付着す る上記段階は、HBTプロファイルを付着することを含 20 む請求項34に記載の方法。

【請求項36】 第2の半導体プロファイルを付着する 上記段階は、基体の第1の露出された部分に単結晶半導体プロファイルをそして残りの誘電体層に多結晶半導体プロファイルを付着することを含み、そしてHEMTプロファイルを付着する上記段階は、基体の第2の露出部分に単結晶HEMTプロファイルをそして第2の残りの誘電体層に多結晶HEMTプロファイルを付着することを含む請求項34に記載の方法。

【請求項37】 選択的分子ビームエピタキシー (MB 30 E) プロセスにより共通の基体上にモノリシック集積回 路デバイスを製造する方法において、

MBEプロセスにより基体上に半導体プロファイルを付着し、

上記半導体プロファイル上に誘電体層を付着し、 選択された領域において上記誘電体層及び半導体プロファイルの一部分を除去して、半導体デバイスプロファイルを画成する半導体プロファイルの一部分が基体上に残されそして基体の一部分が露出されるようにし、更に、 上記半導体デバイスプロファイルが残りの誘電体層によ 40って覆われるようにし、

上記残りの誘電体層及び上記基体の露出部分にMBEプロセスにより金属半導体電界効果トランジスタ(MESFET)プロファイルを付着し、そして上記残りの誘電体層に付着されたMESFETプロファイルを除去すると共に上記残りの誘電体層を除去して、集積された半導体及びMESFETデバイスプロファイルを共通の基体上に形成する、という段階を備えたことを特徴とする方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は一般にモノリシックの多機能集積回路を製造する方法及びそれにより形成された集積回路に係り、より詳細には、共通の基体上に集積回路形態で異なる半導体デバイス形式を製造するための選択的分子ビームエピタキシー方法及びそれにより形成された集積回路に係る。

ĥ

[0002]

【従来の技術】マイクロ波、ミリメータ波のような用途及びオプトエレクトロニックの用途において、多機能回路デバイス、即ち2つ以上のデバイス形式を含む回路を共通の基体上に集積すると、集積デバイスを組み込んだ集積回路の性能は、異なるデバイス形式を個々に集積する回路以上に増大することが分かっている。例えば、この技術で良く知られたデバイスである高電子移動度トランジスタ(HEMT)とヘテロ接合バイポーラトランジスタ(HBT)とをモノリシックに集積することにより、HEMTの低ノイズの利点と、HBTの高電力高直線性の利点とが組み合わされ、既知のベースライン製造技術でHEMT及びHBTを個別に製造してこれらデバイスをハイブリッド回路に組み合わせることにより実現できる以上にノイズが低く且つ電力が高いマイクロ波回路を形成することができる。

【0003】多機能回路デバイスの集積により多数の他 の回路が利益を得ることができる。低ノイズのHEMT は、高いエネルギーによって焼け切れる傾向があるの で、高エネルギー環境においてこれをシールドするため にPINダイオードリミッタが現在使用されている。 し かしながら、PINダイオードリミッタ及びHEMTは 現在ハイブリッド回路において個別に集積されているの で、付加的な遷移ロスがあり、もしPINダイオードリ ミッタ及びHEMTが同じ基体上にモノリシックに集積 されていれば、このようなロスは本質的に排除されるで あろう。更に、HBTのデジタル機能の利点をHEMT のマイクロ波機能の利点と組み合わせて、トランジスタ - トランジスタロジック (TTL) 制御式の移相器のよ うな多数の用途に対して、高い性能をもつHBT及びH EMTを形成することができる。別の例においては、H BTのアクティブな調整を用いてHEMT増幅器を安定 化して、信頼性及び安定性を改善することができる。本 質的に、多数の高性能半導体デバイスを必要とする回路 の用途は、ハイブリッド集積ではなくてモノリシック集 積を用いて効果的に実現することができる。

【0004】現在の半導体製造技術は、2つ以上のデバイス形式を共通の基体上に製造する能力に限度がある。 異なる機能を有する半導体デバイスを集積するための異なる技術が知られている。例えば、PINダイオードと、金属半導体電界効果トランジスタ (MESFET) 又はHEMTとの集積が、単一分子ピームエピタキシャル成長層をある相互接続構成と共に使用して達成されて

いる。例えば、1983年、IEEE Electro n Dev. Lett、第4巻、第375-376頁に 掲載されたS. ミウラ氏等の「MOCVDによるモノリ シック集積のAlGaAs/GaAs p-i-n/F ET受光体(A Monolithically IntegratedAlGaAs/GaAs p-i-n/FET photoreceiver)」を参照されたい。更に、 PINダイオードと、MESFET又はHEMTは、分 子ビームエピタキシー (MBE) 再成長プロセスを用い て集積されている。1991年、IEEE Tran s. Elect. Dev、第38巻、第1324-13 33頁に掲載されたY. ゼブダ氏等の「モノリシック集 積のIn Pベースのフロント・エンド受光体(Monolithi cally Integrated InP-Based Front-End Photoreceiver s)」を参照されたい。更に、レーザ及びHBTの集積 が、埋設エピタキシャル層及びMBE再成長を用いて達 成されている。1984年、Appl. Phys. Le t t、第45巻、第191-193頁に掲載された J. シバタ氏等の「InGaAsP/InGaAsP/In P レーザダイオードとヘテロ接合バイポーラトランジス タとのモノリシック集積(Monolithic Integration of I 20 nGaAsP/InGaAsP/InP Laser Diode With Heterojunction Bipolar Transistors) 」及び1991年、Appl. Phys. Lett、第59巻、第2826-2828 頁に掲載されたP. R. ベルガ氏等の「分子ビームエピ タキシャル再成長を用いたG a A s 量子井戸レーザ及び ヘテロ接合バイポーラトランジスタの集積(GaAs Quantu m Well Laser and Heterojunction Bipolar Transistor Using Molecular Beam Epitaxial Regrowth) 」を参照 されたい。FETがHBTコレクタ又はエミッタに合体 されるような単一のエピタキシャル成長を用いるか、又 30 はベリリウムインプランテーションと組み合わされたA 1GaAs過剰成長を用いたGaAsベースのBi-F ET技術が報告されている。1989年、IEDMテク ニカル・ダイジェスト、第389-392頁に掲載され たK. イタクラ氏等の「大規模集積のためのGaAs Bi-FET技術(A GaAs Bi-FET Technology For Larg e Scale Integration)」;1992年、IEDMテクニ カル・ダイジェスト、第91-94頁に掲載されたD. チェスキー氏等の「簡単な製造プロセスによるG a A 1 As/GaAs HBT及びGaAs FETの共集積 (Cointegration of GaAlAs/GaAs HBTs and GaAs FETs W ith A Simple Manufacturable Processes)」;及び19 89年、プロシーディングズIEEE GaAs IC シンポジウム、第341-344頁に掲載された」. Y. ヤング氏等の「線型回路用のGaAs BIJFE T技術(GaAs BIJFET Technology For Linear Circuit s)」を参照されたい。これら例の各々において、プロフ ァイル及びプロセスの制約によりFETの性能が妥協さ れる。InPベースのHEMT-HBT集積も、単一エ

ス形式の首尾良い動作はまだ報告されていない。199 1年、GOMACダイジェスト・オブ・ペーパ、第38 5-388頁に掲載されたW. E. スタンチナ氏等の 「モノリシックの多デバイス、多機能ICのためのIn Pベースの技術(InP-Based Technology for Monolithic Multiple-Device, Multiple-Function ICs)」を参照さ れたい。

8

【0005】本発明の譲受人に譲渡された参考としてこ こに取り上げるストライト氏等の米国特許第5,26 2,334号には、相補的ヘテロ接合バイポーラトラン ジスタを製造する方法が開示されており、この場合に は、基体上に選択的な分子ビームエピタキシを行うこと によって第1のNPN又はPNPプロファイルが成長さ れる。次いで、そのプロファイル上に窒化シリコン層が 付着され、この窒化シリコン層及びプロファイルが選択 的にパターン化及びエッチングされて、NPN又はPN Pへテロ接合バイポーラトランジスタが画成される。次 いで、元のプロファイルに隣接して基体上に逆のNPN 又はPNPプロファイルが付着され、窒化シリコン層の 残りの部分が元のプロファイルを第2のプロファイルの 成長から保護するようにする。デバイスは、窒化シリコ ン層が除去されそして隣接する相補的なNPN/PNP プロファイルが基体上の残るようにパターン化されエッ チングされる。

[0006]

【発明が解決しようとする課題】公知の製造プロセス は、モノリシック集積デバイスを製造する能力に限度が ある。そこで、本発明の目的は、相当に多数の集積デバ イスを共通の基体上にモノリシックに集積できるような 選択的分子ビームエピタキシ製造方法を提供することで ある。

[0007]

【課題を解決するための手段】本発明の教示により、モ ノリシックの多機能集積回路デバイスを製造するための 方法を開示する。本発明の1つの方法において、HBT 又はPINダイオードデバイスがHEMT又はMESF ETデバイスと共に共通の基体上にモノリシックに集積 される。この方法は、選択的分子ビームエピタキシーに よりHBT又はPINダイオードプロファイル層をGa As又はInP基体上に最初に成長することを含む。次 いで、このHBT又はPINダイオードプロファイル層 上に第1の窒化シリコン層又は他の適当な誘電体層が付 着される。第1の窒化シリコン層と、HBT又はPIN ダイオードプロファイル層は、窒化シリコン層によって カバーされたHBT又はPINダイオードデバイス層が 基体の露出領域に隣接して残されるようにパターン化さ れエッチングされる。次いで、基体上にHEMT又はM ESFETプロファイル層が成長され、単結晶HEMT 又はMESFET材料が基体上に付着されると共に、多 ピタキシャル成長を用いて試みられているが、両デバイ 50 結晶HEMT又はMESFET材料が残りの窒化シリコ

ン層上に付着されるようにする。多結晶HEMT又はM ESFET材料と、残りの窒化シリコン層は、HBTデ バイスプロファイル又はPINダイオードデバイスプロ ファイルと、MESFETデバイスプロファイル又はH EMTデバイスプロファイルとが共通の基体上に残るよ うにエッチング除去される。

【0008】又、この方法は、共通の基体上の2つ以上 の機能的デバイスへと拡張することができる。例えば、 PINダイオードーHBTーHEMTモノリシック集積 PINダイオードプロファイル層が付着される。このP I Nダイオードプロファイル層の上に第1の窒化シリコ ン層が付着され、そしてこの窒化シリコン層及びPIN プロファイル層は、窒化シリコン層で覆われたPINダ イオードデバイスプロファイルを画成するようにパター ン化及びエッチングされる。次いで、基体上にHBTプ ロファイル層が成長され、露出した基体上に単結晶HB T材料が付着されると共に、第1の窒化シリコン層の残 りの部分上に多結晶HBT材料が付着される。多結晶H BT材料及び残りの第1の窒化シリコン層はエッチング 除去され、第2の窒化シリコン層が付着される。次い で、この第2の窒化シリコン層及びHBT単結晶材料が パターン化及びエッチングされて、基体上にHBTデバ イスプロファイルが画成される。次いで、基体上にHE MTプロファイル層が成長され、基体上に単結晶のHE MT材料が付着されると共に、第2の窒化シリコン層の 残り部分に多結晶のHEMT材料が付着される。次い で、多結晶のHEMT材料及び残りの第2の窒化シリコ ン層がエッチング除去されて、集積されたPINダイオ ードーHBTーHEMTデバイスが残るようにする。

【0009】共通の基体上に全てのデバイスプロファイ ルが成長されると、その後のデバイス及び回路処理が行 われて、デバイスが更に画成され相互接続される。

[0010]

【発明の実施の形態】本発明の更に別の目的、効果及び 特徴は、添付図面を参照した以下の詳細な説明及び特許 請求の範囲から明らかとなろう。モノリシック集積回路 デバイスの製造方法及びそれにより形成された集積回路 に関する好ましい実施形態の以下の説明は、単なる説明 に過ぎず、本発明或いはその適用又は用途をこれに限定 40 するものではない。

【0011】図1ないし4は、モノリシック集積回路デ バイスを製造する本発明方法の好ましい実施形態による 段階に従って形成されるモノリシック集積半導体構造体 10の一連の側面図である。この構造体10を製造する 方法は、モノリシック集積のHEMT-HBT、HEM T-PINダイオード、MESFET-HBT又はME SFET-PINダイオードデバイスを含む多数のモノ リシック集積デバイスを形成するのに適用できるが、こ れに限定されるものではない。この方法により形成され 50 るモノリシック集積デバイスは、以下に述べるように、 共通の基体12上に形成される。ここに示す実施形態に おいて、基体12は、砒化ガリウム(GaAs)又は燐 化インジウム (InP) のいずれかであるが、他の基体 も適用できる。種々の半導体層を形成するプロセスは、 当業者に良く知られた選択的分子ビームエピタキシー (MBE) プロセスによって実行される。

10

【0012】図1に示すように、MBEプロセスにより 基体12上にHBTプロファイル層14が最初に成長さ デバイスを形成するために、基体が用意され、その上に 10 れる。このHBTプロファイル層14は、集積HEMT -HBT又はMESFET-HBTデバイスを製造する ときに成長される。HEMTダイオード又はMESFE Tダイオードデバイスを製造するときには、プロファイ ル層14がダイオードプロファイル層である。プロファ イル層14は、HBT又はダイオードデバイスを形成す る全ての半導体層を含む。ダイオードプロファイルは、 PINダイオード、ショットキーダイオード、トライオ ード等を含むいかなる適用可能なダイオードプロファイ ルでもよいが、これらに限定されるものではない。層1 4が成長された後に、当業者に明らかなように、例え ば、プラズマ増強の化学蒸着プロセスにより、基体10 上に窒化シリコン (Si3 N4) 層が付着される。窒化 シリコンは一例として使用されるもので、これに限定さ れるものではなく、二酸化シリコンのような他の誘電体 層も等しく適用できることに注意されたい。この窒化シ リコン層16は、以下の説明から明らかなように、製造 されるべきHEMT又はMESFETプロファイル層の 成長からHBTデバイスをシールドするためのブロッキ ング層として使用される。

> 30 【0013】窒化シリコン層16がプロファイル層14 に付着された後に、窒化シリコン層16上にレジスト層 (図示せず) が付着される。次いで、マスク (図示せ ず)を用いて、レジスト層、ひいては、窒化シリコン層 16が、ダイオードデバイス又はHBTデバイスを画成 するパターンへとパターン化される。レジスト層は、マ スクを通して放射線に曝され、次いで、適当な溶媒によ り現像されて、レジスト層の非マスク部分が溶解され除 去される。次いで、エッチング溶液が窒化シリコン層 1 6の露出部分に付与され、レジスト層の除去領域に一致 するエリアにおいて窒化シリコンが除去され、これら領 域においてプロファイル層14が露出される。次いで、 プロファイル層14の露出領域が適当な非等方性エッチ ング材によってエッチングされ、基体12を露出させ

【0014】図2は、層14の露出領域がエッチング除 去された後の構造体を示している。残りのプロファイル **層14は、図示されたHBTデバイス層18を画成す** る。窒化シリコン層16の一部分がデバイス層18上に 残される。非等方性エッチング段階は、残りの窒化シリ コン層16のオーバーハングエリアがデバイス層18の

上面を越えて延びるような後退プロファイルを形成す る。これは、以下の説明から明らかなように、デバイス 層18とその後のデバイスプロファイル層との間の明確 な分離を与える。次いで、構造体10は、MBEチャン バ(図示せず)から取り出され、清掃され、そしてMB Eシステムに再挿入される。残りの窒化シリコン層16 は、当業者に明らかなように、MBEチャンバにおける 通常の脱ガス中に高密度化される。

【0015】次いで、既知のHEMT MBE成長手順 により構造体10上に仮像InGaAs-GaAs H 10 EMTプロファイルが成長される。又、構造体10の処 理中のこの位置においてHEMTプロファイルではなく てMESFETプロファイルを成長させることも本発明 の範囲内である。図3に示すように、残りの窒化シリコ ン層16に付着されたHEMT材料は、多結晶のHEM Tプロファイル層20を形成する。というのは、HEM T材料は、窒化シリコン層16に合致した格子ではない からである。清掃された基体12に付着されたHEMT 材料は、単結晶のHEMTプロファイル層22を形成す る。というのは、HEMT材料は、基体12の清掃され た表面に合致した格子だからである。単結晶プロファイ ル層22はHEMTデバイスを形成する。多結晶HEM T層20は、湿式エッチングプロセスによって除去さ れ、そして残りの窒化シリコン層16は、乾式エッチン グプロセスを用いて除去され、これらプロセスは両方と も公知である。単結晶HEMTプロファイル層22の部 分は、HEMTデバイスの幾何学形状を更に定めるよう に適当なマスキング及びエッチング段階によって除去す ることができる。次いで、図4に示されたモノリシック 集積構造体10は、デバイス及び回路処理のための準備 ができる。

【0016】上記プロセスにより、非最適化MBE成長 に関連した公知のHBTベリリウムベースドープ材の格 子間拡散手順は排除される。これは、HEMT成長に関 連した付加的な温度サイクルに耐えるに充分なほど頑丈 なP型プロファイルを生じ、この選択的MBE技術の成 功の1つの鍵である。HBT又はダイオードプロファイ ルがHEMTデバイスの形成中にHEMT温度サイクル に耐えるためには、HBTのベース層が安定であるだけ でなく、HBTの他の層又はダイオードプロファイルも 安定でなければならない。これは、n=2x10¹⁹接触 層と、n=5x10¹⁷cm⁻³Alo.3 Gao.7 Asエミ ッタ層とを含む。

【0017】図1ないし4を参照して上記した技術は、 他の多数のモノリシック集積装置を形成するためのプロ セスへと拡張することができる。例えば、図5ないし図 11は、モノリシック集積のHEMT-HBT-ダイオ ードデバイスを形成するモノリシック集積の半導体構造 体28の順次の製造段階を示している。このデバイス

P基体30上に形成される。図5に示すように、基体3 0上にダイオードプロファイル層32が成長される。第 1の窒化シリコン層34が、上記のように、付着され、 マスクされそしてエッチングされて、図6に示すダイオ ードデバイス層36が形成される。窒化シリコン層34 の残り部分がデバイス層36をカバーする。窒化シリコ ン層34のオーバーハング領域は、デバイス層36を形 成した非等方性エッチングにより生じる後退プロファイ ルの結果としてデバイス層36を越えて延びる。次い で、構造体28上にHBTプロファイルが成長され、図 7に示すように、基体30上に付着されるHBT材料が 単結晶のHBTプロファイル層38を形成すると共に、 残りの窒化シリコン層34に付着されるHBT材料が多 結晶HBTプロファイル層40を形成する。図8は、窒 化シリコン層34及び多結晶HBTプロファイル層40 が各々適当な湿式エッチング及び乾式エッチングによっ

12

【0018】次いで、構造体28上に第2の窒化シリコ ン層42が付着される。この窒化シリコン層42は、次 いで、上記したように適当なレジスト層及びマスク層 (図示せず) によってパターン化されエッチングされ て、図9に示すように、HEMTプロファイルを受け入 れる基体30上の領域を露出させる。次いで、構造体2 8上に選択的なMBEプロセスによりHEMT材料が成 長されて、図10に示すように、単結晶HEMT層44 が基体30上に付着されると共に、残りの第2の窒化シ リコン層42上に多結晶HEMT層46が付着される。 図1ないし4について述べたプロセスと同様に、HEM Tプロファイルに代わってMESFETプロファイルを 付着することも本発明の範囲内である。適当な湿式エッ チング及び乾式エッチングにより、多結晶層46及び残 りの窒化シリコン層42を各々選択的に除去して、図1 1に示すように積分されたHEMT-HBT-ダイオー ドデバイスを露出し画成する。

て溶解された後に生じる構造体28を示している。

【0019】図1ないし4は、二重モノリシック集積デ バイスを製造するに必要な処理段階を示しており、この 場合に、第1の付着デバイスは、第2の付着デバイスが 窒化シリコン層16によって保護されることを考慮し て、第2の付着デバイスの製造に伴う温度サイクルに耐 えるに充分な頑丈なものであった。図5ないし11は、 3つのモノリシック集積デバイスを製造するための処理 段階を示しており、この場合に、第1の付着デバイス は、第2及び第3の付着デバイスが窒化シリコン層42 によって保護されるのを考慮して、第2及び第3の付着 デバイスの製造に伴う温度サイクルに耐えるに充分な頑 丈さとされ、そして第2の付着デバイスは、第3の付着 デバイスの製造に伴う温度サイクルに耐えるに充分な頑 丈さとされる。このプロセスは、この基準を満足する他 の半導体デバイスへと拡張することができ、これは、3 は、上記構造体10の場合と同様に、GaAs又はIn 50 つ以上のモノリシック集積デバイスへプロセスを拡張す

ることを含む。

【0020】例えば、このプロセスは、モノリシック集 積のHBT-ダイオードデバイスの製造へと拡張するこ とができる。図5ないし11を参照した上記プロセス は、HEMTプロファイルに代わってMESFETプロ ファイルが成長されるモノリシック集積のMESFET - HBTーダイオードデバイスへと拡張することができ る。更に、図4及び11に示されるデバイスプロファイ ルを形成する選択的分子エピタキシープロセスに含まれ る製造段階の後に、良く知られた他の製造段階を組み込 んで、他のデバイス形式を形成することができる。例え ば、HBTデバイスのコレクタ層の別々の部分にイオン インプランテーション分離段階を行って、ショットキー ダイオード及びPINダイオードのようなダイオードを 形成することができる。又、選択的分子ビームエピタキ シー段階の後に超伝導ー絶縁ー超伝導検出器のような他 のデバイスを付着することもできる。

【0021】図12ないし17は、上記した本発明による選択的MBEプロセスにより形成することのできる最終的デバイス及び回路処理段階後の6個の異なるモノリ 20シック集積回路デバイスのプロファイル側面図である。特定のデバイスについて以下の述べる異なるデバイス層及びプロファイルは、特定デバイスに対するデバイスプロファイルが公知のデバイスに対して適応できるプロファイルであるという点で単なる一例に過ぎず、これに限定されるものではないことが理解されよう。種々のデバイス層及び接点が公知であるから、これら層の以下の説明は、通り一遍のものに過ぎない。又、分子ビームエピタキシーによって種々のデバイスが形成されるので、各デバイスの最下層が基体とのエピタキシャル結合を形成 30することにも注意されたい。

【0022】図12は、図1を参照して述べたプロセスにより製造することのできるHBT52、THzショットキーダイオード54及びHEMT56を含むモノリシック集積デバイス50を示している。HBT52、ショットキーダイオード54及びHEMT56の種々の層の各々が示されている。上記したように、HBTデバイス層18は、HBT52の全ての層を含んでおり、そしてHEMTプロファイル層22は、HEMT56の全ての層を含んでいる。しかしながら、HBT52はデバイス40層18以上に画成及び処理されており、そしてHEMT56はプロファイル層22以上に画成及び処理されている。基体30は、GaAs基体58として示されている。

【0023】HBT52は、基体58上に約600nmの厚みに成長された強くドープされたn型GaAsサブコレクタ層60を備えている。サブコレクタ層60には2つのオーミックコレクタ接点62が付着され画成される。サブコレクタ層60には約700nmの厚みに軽くドープされたn型GaAsコレクタ層64が成長され

ドープされたp型GaAsベース層66が成長される。 このベース層66にはオーミックベース接点68が付着 され画成される。このベース層66には約180nmの 厚みにn型AlGaAsエミッタ層70が成長される。 このエミッタ層70には強くドープされたn型InGa Asエミッタ接点層72が約85nmの厚みに成長され

る。このコレクタ層64には約140mmの厚みに強く

このエミッタ層 7 0 には強くドープされた n型 I n G a A s エミッタ接点層 7 2 が約 8 5 n m の厚みに成長される。エミッタ層 7 0 とエミッタ接点層 7 2 との組合せがエミッタメサ 7 4 を形成する。エミッタ接点層 7 2 には10 オーミックエミッタ接点 7 6 が付着され画成される。図1 2 に示すように H B T 5 2 の接点及びコレクタ、ベース及びエミッタメサの各々を形成する種々の処理段階は、公知である。

【0024】ショットキーダイオード54を形成する層 はHBT52のコレクタ層60及び64と同時に付着さ れ、そしてダイオード54はその後にHBT52から分 離される。特に、ダイオード54の強くドープされたn 型GaAsダイオード層80は、HBT52のサブコレ クタ層60の成長と同時に成長され、従って、層80と サブコレクタ層60は同じ厚み及び組成を有する。サブ コレクタ層60とダイオード層80は、当業者に良く知 られた酸素のような適当なイオンのイオンインプランテ ーション段階により形成されたインプラント分離領域8 2によって分離される。ダイオード層80上には1組の オーミック接点84が付着及び画成される。又、ダイオ ード層80上には軽くドープされたn型GaAsダイオ ード層86が形成される。このダイオード層86は、H BT52のコレクタ層64と同時に形成され、従って、 層64と同じ厚み及び組成である。ダイオード層86に は頂部オーミック接点88が付着され画成される。ダイ オード層86は、コレクタ層64から分離され、当業者 に良く知られた適当なパターン化プロセスにより画成さ れる。ショットキーダイオード54をHBT52のコレ クタ層から分離することは、分子ビームエピタキシー段 階の後に別のモノリシック集積デバイスを形成する便利 な方法であり、幾つかの用途に有用である。MBE段階 の後にダイオード層80及び86の上にあるプロファイ ル層を除去するためにエッチング段階が使用される。

【0025】HEMT56は、図1ないし4のHEMTプロファイル層22と同様に種々のデバイス層を有する。特に、HEMT56は、基体52上に成長された超格子バッファ層92を備えている。この超格子バッファ層92上にはIno.22Gao.78Asチャンネル層94が約15nmの厚みに成長される。このチャンネル層94には良く知られたようにシリコンプレーナドープ層96が付着され、チャンネル層94が画成される。このプレーナドープ層96上にはAlo.22Gao.78Asドナー層98が約30nmの厚みに成長される。このドナー層98が約30nmの厚みに成長される。このドナー層98には強くドープされたn型GaAs接点層100には、40nmの厚みに成長される。この接点層100には、

る。

図示されたように、電子ビームリソグラフィプロセスによりソース端子102及びドレイン端子104が付着され画成される。接点層100は、ドナー層98を露出するようにエッチングされ、そしてこのドナー層98に、図示されたように、Tゲートドレイン端子106が付着されエッチングされる。上記したように、HEMT56をMESFETに置き換えるのは本発明の範囲内である。

【0026】図13は、これも又図1ないし4について 上記したプロセスにより形成できるモノリシック集積デ バイス110を示す側面断面図である。この集積デバイ ス110は、共通の基体118上に形成されたHBT1 12と、PINダイオード114と、HEMT116と を備えている。HBT112は、上記のHBT52と同 じであり、そしてHEMT116は、上記のHEMT5 6と同じであり、従って、HBT112及びHEMT1 16の種々の層については説明しない。上記のように、 HEMT116は、MESFETと置き換えることがで きる。PINダイオード114は、ショットキーダイオ ード54がHBT52から分離されたのと同様に、イン 20 プラント分離領域120によってHBT112から分離 される。PINダイオード114は、強くドープされた n型GaAsダイオード層122及び軽くドープされた n型GaAsダイオード層124を備え、これらは、各 々HBT112のサブコレクタ層及びコレクタ層と同時 に成長され、従って、これら層と同じ厚み及び組成を有 する。層124は、PIN構造体において真性層として 働く。軽くドープされたn型GaAsダイオード層12 4上には強くドープされたp型GaAs層126が成長 されて、PINダイオード構造体が形成される。層12 6は、HBT112のベース層として同時に成長され る。しかしながら、層126は、その厚みをHBT11 2のベース層以下に減少するようにエッチングされてい る。ダイオード接点は、図示されたように、層122及 び層126に関連して付着され画成される。上記のショ ットキーダイオード54の場合と同様に、PINダイオ ード114は、便利な仕方でHBT112から分離さ れ、図1について上記したように2デバイス回路以上の 付加的な集積デバイスが形成されている。

【0027】図14は、これも又図1ないし4について 40上記したプロセスにより形成できるモノリシック集積デバイス130を示す側面断面図である。この集積デバイス130は、共通の基体136上に形成されたPINダイオード132及びHEMT134を備えている。HEMT134は、上記のHEMT56と同じであり、従って、HEMT134の種々の層はここでは説明しない。HEMT134はMESFETであってもよい。PINダイオード132は、PINダイオードプロファイルの種々のデバイス層を示している。PINダイオード132及びHEMT134は、基体12上のデバイス層1850

及びプロファイル層22と同様に、基体136上に成長 される。PINダイオード132は、基体136の上に 約600nmの厚みに成長された強くドープされたn型 GaAs接点層138を備えている。この接点層138 上には第1のダイオードオーミック接点140が付着及 び画成される。又、接点層138上にはGaAs真性層 142が約2000nmの厚みに成長される。この真性 **層142にはp型GaAs層144が約100nmの厚** みに成長される。この層144上には強くドープされた p型gAaS接点層146が約50nmの厚みに成長さ れる。接点層146上には第2のオーミック接点148 が付着及び画成される。PINダイオード132は、H BT112から分離されたPINダイオード114とは 大きく異なる。これは、PINダイオード114は、H BT112の展開の結果として便利に分離されたが、P INダイオード132は、より正確な選択的ビームエピ

タキシープロセスによって形成されたものだからであ

16

【0028】図15は、図5ないし11を参照して述べ た段階により形成できるモノリシック集積デバイス15 6の側面図である。集積デバイス156は、HBT15 8、TH z ショットキーダイオード 1 6 0、HEMT 1 62及びPINダイオード164を共通の基体166上 に備えている。これら種々のデバイス各々は、各特定の デバイスに対する異なる層を示しており、HBT158 は、図5ないし11のHBTプロファイル層38から形 成されたものであり、HEMT162は、HEMTプロ ファイル層44から形成されたものであり、そしてPI Nダイオード164はPINダイオードプロファイル層 36から形成されたものである。図15のHBT158 とショットキーダイオード160の組合せ並びにHEM T162は、図12のHBT52とショットキーダイオ ード54の組合せ並びにHEMT56と同様であるの で、HBT158、ショットキーダイオード160及び HEMT162の個々の層については説明しない。同様 に、図15のPINダイオード164は、図14のPI Nダイオード132と同じ層構成を有するので、PIN ダイオード164についても説明しない。

【0029】図16は、図5ないし11を参照して述べた段階により形成できるモノリシック集積デバイス174は、共通の基体184上に形成されたHBT176、TH2ショットキーダイオード178、MESFET180及びPINダイオード182を備えている。この集積デバイス174は、HEMT162がMESFET180に置き代わった以外は集積デバイス156と同じである。それ故、MESFET180の特定のデバイスプロファイルのみを説明し、他のデバイスプロファイルは、上記と同じであると理解されたい。MESFET180は、基体184上に付着されたGaAsバッファ層186を備えてい

る。このバッファ層186には、n型GaAs層188 が約200nmの厚みに成長される。この層188には、強くドープされたn型GaAs層190が約40nmの厚みに成長される。この層190上には、ソース端子192及びドレイン端子194が電子ビームリソグラフィプロセスによっ付着され、画成される。層190がエッチングされて、層188が露出され、そしてその層188には、図示されたように、Tゲートのドレイン端子196が付着され、エッチングされる。

【0030】上記のモノリシック多機能集積回路を製造 するプロセス技術の利用により、マイクロ波検出混合及 びデジタル用途に超伝導膜を組み込むことができる。超 伝導膜は、通常、当業者に良く知られたスパッタリング によって付着されるが、蒸着及びレーザ切除のような別 の付着技術も利用できる。それ故、集積デバイス156 の基体166は、図17に示すような超伝導-絶縁-超 伝導(SIS)検出器206も受け入れることができ る。SIS検出器206は、基体166に付着された底 部超伝導膜210を備えている。この超伝導膜210に は絶縁層212が付着される。この絶縁層212には別 の超伝導膜層214が付着される。又、SIS検出器2 06は、その特定の用途に基づいて、HEMTのみと集 積されてもよいし、PINダイオード-HEMT集積デ バイス又はPINダイオードーHBT集積デバイスと集 積されてもよい。又、SIS検出器206は、紹伝導伝 送線と置き換えられてもよいし、超伝導デジタル回路と 置き換えられてもよい。

【0031】上記の全ての集積デバイスを得るために合 併プロセス技術が開発されている。図18は、図1ない し4についての上記説明及びその後のデバイス処理段階 を参照し、モノリシック集積回路50、110及び13 0の形成を段階ごとに説明するためのフローチャート2 20である。ボックス222は、HBTプロファイル層 14又はPINプロファイル層を基体12上に成長する 段階を示している。ボックス224は、窒化シリコン層 16の付着、マスキング及びエッチング段階によるHB Tデバイス層18の形成を示している。ボックス226 は、単結晶HEMTプロファイル層22及び多結晶HE MTプロファイル層20の成長又は単結晶MESFET プロファイル層及び多結晶MESFETプロファイル層 の成長を示している。ボックス228は、多結晶層20 及び残りの窒化シリコン層16のエッチング段階を示し ている。

【0032】フローチャートの残りの段階は、個々のデバイスの接触及び別々に得られたデバイス間の接続の形成のような公知のデバイス及び回路処理段階に向けられる。しかしながら、本発明は展開するモノリシック集積回路を含むので、個々の段階の組合せや、異なる形態での一連の段階は、公知技術で示されたものではない。ボックス230は、HEMT56のオーミック金属接点150

02及び104又はMESFETの接点を形成する段階を示す。HEMT又はMESFETオーミック金属は、展開するHEMT又はMESFET構造体上に蒸着され、迅速に熱的にアニールされる。次いで、蒸着された金属がパターン化され、当業者に良く知られたように接点が形成される。

18

【0033】HEMT又はMESFETが図12のHB T52又は図13のHBTと一体的に形成される場合に は、フローチャート220は、ボックス230からボッ クス232へ移行する。ボックス232は、HBT構造 体のエミッタメサ74がパターン化されエッチングされ る段階を示している。次いで、展開中のHBT52にベ ース金属が蒸着され、ボックス234で示されたように ベース接点68を形成するようにパターン化される。次 いで、HBTベース層66、ショットキーダイオード層 80、86及びPINダイオード層122、124、1 26を形成するメサが、ボックス236で示すようにパ ターン化されそしてエッチングされる。次いで、展開中 のHBT52にオーミック金属が蒸着され、ボックス2 38で示されたようにコレクタ接点62及びエミッタ接 点76を形成するようにパターン化される。その後、ボ ックス240で示されたように、エミッタ接点76、ベ ース接点68及びコレクタ接点62がアニールされる。

【0034】図14に示されたように、HEMT又はMESFETがPINダイオード132とモノリシック集積される場合には、ボックス230のHEMT又はMESFET金属付着段階の後に、PINダイオード層138、142、144及び146を形成するメサが、ボックス242で示すようにエッチングされる。次いで、ボックス244で示すように、p型オーミック接点148及びn型オーミック接点140が蒸着される。これらオーミック接点140及び148は、ボックス246で示されたように、熱的にアニールされる。

【0035】上記したように、メサ及びオーミック接点 がHBT52又はPINダイオード112に形成された 後の次の段階は、ボックス248で表された酸素イオン インプランテーション段階によるデバイス分離である。 集積デバイス50の場合は、イオンインプランテーショ ン領域8.2がHBT52をショットキーダイオード54 から分離する。集積デバイス110の場合には、イオン インプランテーション段階がHBT112をPINダイ オード114から分離する。次いで、ステップ250で 示すように、HEMT56のTゲート端子106又はM ESFETに関連したTゲート端子が電子ビームリソグ ラフィ(EBL)によって書き込まれ、その形状を形成 する。その後、モノリシック形成された全集積回路5 0、110及び130の上に窒化シリコンの不活性化層 (図示せず) が付着され、そしてボックス252で示す ように、適当な端子への経路が形成される。次いで、ボ ックス254で示されたように、各HBT、HEMT、

40

MESFET、PINダイオード及びショットキーダイ オード内及びこれらのデバイス間に、薄膜抵抗、キャパ シタ、インダクタ、エアブリッジ及び相互接続金属化部 分(図示せず)が画成される。その後に、ボックス25 6 で示されたように、パッド経路及び背面経路(図示せ ず)が形成される。最後に、ボックス258で示すよう に、全集積デバイス50及び110上に背面金属プレー ナ層(図示せず)が形成される。

【0036】図15及び17の集積回路156と、図1 6の集積回路174の場合に、ボックス230の段階の 後に、HBTエミッタメサは、ボックス232で示すよ うにエッチングされ、そしてボックス234及び244 のHBTベース接点及びp型PINダイオード接点が作 られる。次いで、ボックス236で示すように、HBT ベース層及びショットキーダイオードメサが形成され、 そしてボックス242で示すように、PINダイオード メサが形成される。次いで、HBTエミッタ接点及びコ レクタ接点がボックス238及び240に基づいて蒸着 されアニールされる。その後、PINダイオード接点が ボックス246に基づいてアニールされる。次いで、プ 20 ロセスは、上記したようにボックス248へ進む。

【0037】上記の合併HEMT-HBTプロセスを用 いて製造された個別のHEMT及びHBTのDC及びマ イクロ波性能結果は、既知のベースライン単一デバイス 技術プロセスを用いて製造された個別デバイスと同等で ある。図19は、上記のHEMT-HBTモノリシック プロセスにより製造された2x10μm単一エミッタH BTのI-V特性を示すように縦軸に電流(I)をそし て横軸に電圧(V)を示したグラフである。HBTのブ レークダウン電圧Vccc は10Vより大きい。初期の電 圧は500ボルトより高く、 β は、 $I_c=4.5$ mAに おいて約56である。ニー電圧は正常であり、本発明の 選択的MBEプロセス中に付加的なコレクタ抵抗が誘起 されないことを示している。ベース・エミッタ電圧Vb。 は、1mAにおいて1. 1539Vであり、これは、こ のデバイス構成で、この電流密度において典型的であ る。勾配の付いたAIGaAsエミッタにベースドープ 材が著しく拡散するか又はエミッタ抵抗が増加すると、 Vыの増加を生じる。エミッタの比接触抵抗は、1.1 $x 1 0^{-7}\Omega - c m^2$ であり、これはこの形式のデバイス にとって典型的な値で、その後のHEMT成長中にHB TのInGaAsエミッタ接点が劣化しないことを示し ている。 $75 \times 75 \mu m^2$ エミッタをもつ大きなHBT デバイスは、ベース・エミッタ接合ダイオードの理想的 係数n=1.03の状態で、Ic=1mA(19A/c m^2) において平均 $\beta = 102$ 、そして $I_c = 40$ mA $(711 \,\mathrm{A/c}\,\mathrm{m}^2)$ において $\beta = 175$ である。

【0038】2 x 10 μ m² のクオド・エミッタを有す るHBTデバイスは、Ic = 16mA (2x10⁴ A/

z でありそして $f_{max} = 50$ GHz であり、これはこの 形式のデバイスに対して典型的な値である。ベースライ ン及び選択的MBEのHBTに対する fr とコレクタ電 流密度の関係が図20に示されている。記録された値 は、測定された電流範囲にわたって本質的に同じであ る。ベースラインプロセス及び本発明の選択的MBEプ ロセスにより形成されたHBTについてのdc及びrf の結果が等しいことは、HEMT-HBT集積プロセス 中にHBT材料特性に著しい低下が生じなかったことを 10 示している。

20

【0039】GaAs-AlGaAsのHBTとモノリ シックに製造された低ノイズの仮像InGaAs-Ga As 0. 2μmTゲートHEMTは、そのdc及びrf 特性が既知のベースラインプロセスにより製造されたH EMTと同等である。2フィンガの80μmゲート巾H EMTデバイスのI-V特性曲線が図21に示されてい

【0040】集積デバイス50のHBTコレクターサブ コレクタ領域から形成されたTHzショットキーダイオ ード54に対する順方向及び逆方向I-V特性が図2.2 ないし23に示されている。既知のベースラインHBT プロセスにより製造されたときのこの形式のショットキ ーダイオードについては、ダイオード理想係数がn= 04、直列抵抗値が12Ωそしてブレークダウン電 圧が約13Vであるのが典型である。

【0041】HEMTの低ノイズ増幅器の能動的HBT 調整を使用するモノリシックHEMT-HBT集積回路 デバイスの性能が図24に示されている。この増幅器 は、5-10GHzの帯域巾、10dB以上の公称利得 及び3dB未満のノイズ指数に対して設計されている。 HEMT低ノイズ増幅器は、長さ200μの単一の0. 2μmTゲートHEMTを用いた単一段フィードバック 設計である。HEMTデバイスのバイアス電流は、10 Vの正の供給電圧により5mAを消費するオンチップの HBT電流レギュレータを用いて、±0.5Vのスレッ シュホールド変動に対し5%以内に調整することができ る。HBTレギュレータをもたない同じ増幅器が比較の ためにHEMTのみの技術で製造された。本発明の選択 的MBEプロセス及び既知のベースライン単一技術を用 いて製造された増幅器の利得及びノイズ指数は、図24 に示すように、ほぼ同じである。合併HEMT-HBT プロセスにより製造されたHEMT増幅器は、実際に は、ほぼ10GHzで若干の利得効果を有する。

【0042】同じ集積回路上にHEMT及びHBTをモ ノリシック集積すると、別々のデバイス製造技術を用い たのでは達成できない性能レベルをもつマイクロ波回路 が形成される。同じチップ上にHEMT及びHBTの両 方のデバイスを用いるときの設計機会は、特にTHzシ ョットキーダイオード及びPINダイオードと結合され ${
m cm}^2$) においてカットオフ周波数 ${
m f}_{
m T}=2$ ${
m 1.4GH}$ ${
m 50}$ たときに広範なものとなる。例えば、マイクロ波機能と

デジタル機能のモノリシック集積は、受信器の性能を著しく改善することができる。TTL制御の移相器、低ノイズ・高電力送信器ー受信器モジュール、及びHBT可変制御発振器をHEMT低ノイズ増幅器と共に組み込むFMCW単一チップレーダ回路のような新規な回路設計は、高性能HEMT及びHBTのモノリシック集積を用いて全て可能となる。加えて、超伝導検出器、ミクサ、伝送線及びデジタル回路は、MESFET、HEMT、HBT又はPINダイオード回路と共に組み込んで、低温に対する性能を高めることができる。

【0043】図25ないし28は、上記のようにモノリ シック集積することにより利得効果を得ることのできる HEMT-HBT、PINダイオード-HEMT及びP INダイオードーHBRーHEMT回路の例を示してい る。図25ないし28の回路の各々は、ハイブリッド又 は個別チップの実施が広範に展開されているという点で 公知のものでである。上記のように本発明によれば、こ れら回路の個々の回路部品は、共通の基体上にモノリシ ック集積することができる。換言すれば、当業者であれ ば、上記の集積回路を相互接続して図25ないし28の 20 回路に到達することができる。これら形式のモノリシッ ク集積回路は、これまで、公知技術では示されていな い。共通の基体上に異なる回路部品をモノリシック集積 することにより、回路部品間の遷移ロスを下げ、所要面 積を下げ、コストを下げ、コンパクトで且つ性能が高い ことを含む(これらに限定されないが)多数の効果をモ ノリシック集積回路で実現することができる。

【0044】図25は、低ノイズの前端、高インピーダンス及び低歪の第3高調波、最適な感度及び高い電力を備えた公知の高性能増幅器260を示している。この増 30幅器260は、HEMT低ノイズ増幅器262を含み、これは、rf信号を受け取りそして増幅された出力信号を第1及び第2のHBT高インターセプト増幅器(HIA)264及び266に与える。共通の基体上に増幅器262、264及び266をモノリシック集積することにより、この回路の既知の効果を増大することができる。

【0045】HEMT増幅器は、高い入力電力において容易に焼き切れるので、公知技術においては、HEMT増幅器のベース(B)及びエミッタ(E)端子にPIN 40ダイオードリミッタを接続して、HEMT増幅器をこのような高い入力信号に対して保護することが知られている。図26は、この形式のHEMT増幅器の回路270を示している。この回路270は、PINダイオードリミッタ272のアノードはHEMT274のベース端子に接続されそしてダイオードリミッタ270のカソードはHEMT増幅器274のエミッタ端子に接続されている。ダイオードリミッタ272は、HEMT274を信号過負荷及50

び焼け切れから保護する。ダイオードリミッタ272及びHEMT274を上記のように共通の基体にモノリシック集積することにより、この形式の公知回路に勝る多

22

数の効果を実現することができる。 【0046】図27は、HBT調整されるHEMT低ノイズ増幅器278を示している。HEMT増幅器の特性

は時間と共に著しく変化するので、HBT演算増幅器 (OPAMP)を設けて、HEMT増幅器のベース端子 に付与される入力信号を調整することが知られている。 10 増幅器278の場合には、入力信号は、HBT演算増幅 器280の入力端子に付与される。HBT演算増幅器2 80の出力信号は、HEMT低ノイズ増幅器282のベース端子に付与されて、調整を与える。HBT演算増幅 器280及びHEMT増幅器282を上記のように共通 の基体上にモノリシック集積することにより、公知のH BT調整のHEMT低ノイズ増幅器に対して、回路部品 間の遷移ロスが低い等の幾つかの効果を実現することが できる。

【0047】図28は、公知の送信器-受信器モジュール284をブロック図形態で示しており、このモジュールは、受信機能のためのHEMT低ノイズ増幅器286と、PINダイオードスイッチ288及び290と、送信機能のためのHBT電力増幅器292とを使用している。このように構成された送信器-受信器モジュールの動作は、公知である。HEMT増幅器286、PINダイオードスイッチ288及び290、HBT電力増幅器292を上記のように共通の基体上にモノリシック集積することにより、これらの部品を組み込んだ公知の送信器-受信器モジュールに勝る幾つかの効果を実現できる。

【0048】上記の各技術を伴うモノリシックPIN-HEMT-HBT集積回路及び超伝導膜集積の用途は、 ここに開示する特定の回路又は使用目的に限定されるも のではない。ここに開示する技術は、HEMT、HB T、PINダイオード、MESFET又は超伝導膜を種 々様々な組合せで組み込んだ種々の新規なマイクロ波及 びオプトエレクトロニック回路の製造に適用して、単一 製造技術のみでは現在得られていない種々の効果を発揮 することができる。

【0049】以上の説明は、本発明の実施形態を単に説明するものに過ぎない。当業者であれば、上記説明、添付図面及び特許請求の範囲から、本発明の精神及び範囲から逸脱せずに、種々の変更や修正がなされ得ることが容易に明らかであろう。

【図面の簡単な説明】

【図1】本発明の好ましい実施形態によるHEMT-H BT、HEMT-PINダイオード、MESFET-H BT又はMESFET-PINダイオード集積回路デバ イスを製造するための展開構造を示す側面図である。

【図2】本発明の好ましい実施形態によるHEMT-H

BT、HEMT-PINダイオード、MESFET-H BT又はMESFET-PINダイオード集積回路デバイスを製造するための展開構造を示す側面図である。

【図3】本発明の好ましい実施形態によるHEMT-H BT、HEMT-PINダイオード、MESFET-H BT又はMESFET-PINダイオード集積回路デバ イスを製造するための展開構造を示す側面図である。

【図4】本発明の好ましい実施形態によるHEMT-H BT、HEMT-PINダイオード、MESFET-H BT又はMESFET-PINダイオード集積回路デバ 10 イスを製造するための展開構造を示す側面図である。

【図5】本発明の好ましい実施形態によるHEMT-HBT-PINダイオード又はMESFET-HBT-PINダイオード集積回路デバイスを製造するための展開構造を示す側面図である。

【図6】本発明の好ましい実施形態によるHEMT-HBT-PINダイオード又はMESFET-HBT-PINダイオード集積回路デバイスを製造するための展開構造を示す側面図である。

【図7】本発明の好ましい実施形態によるHEMT-H 20 BT-PINダイオード又はMESFET-HBT-P INダイオード集積回路デバイスを製造するための展開 構造を示す側面図である。

【図8】本発明の好ましい実施形態によるHEMT-HBT-PINダイオード又はMESFET-HBT-PINダイオード集積回路デバイスを製造するための展開構造を示す側面図である。

【図9】本発明の好ましい実施形態によるHEMT-HBT-PINダイオード又はMESFET-HBT-PINダイオード集積回路デバイスを製造するための展開構造を示す側面図である。

【図10】本発明の好ましい実施形態によるHEMT-HBT-PINダイオード又はMESFET-HBT-PINダイオード集積回路デバイスを製造するための展 開構造を示す側面図である。

【図11】本発明の好ましい実施形態によるHEMT-HBT-PINダイオード又はMESFET-HBT-PINダイオード集積回路デバイスを製造するための展 開構造を示す側面図である。

【図12】本発明の方法により製造されたモノリシック 集積のHBTーショットキーダイオードーHEMTデバ イスの側面図である。

【図13】本発明の方法により製造されたモノリシック 集積のHBT-PINダイオード-HEMTデバイスの 側面図である。

【図14】本発明の方法により製造されたモノリシック 集積のPINダイオードーHEMTデバイスの側面図で ある。

【図15】本発明の方法により製造されたモノリシック 集積のHBT-ショットキーダイオード-HEMT-P 50 INダイオードデバイスの側面図である。

【図16】本発明の方法により製造されたモノリシック 集積のHBTーショットキーダイオードーMESFET -PINダイオードデバイスの側面図である。

【図17】本発明の方法により製造されたモノリシック 集積のHBT-ショットキーダイオードーHEMT-P INダイオードデバイスの側面図である。

【図18】本発明によりモノリシック集積の多機能デバイスを製造する方法のフローチャートである。

【図19】本発明の実施形態によりモノリシック集積の HEMT-HBTデバイスを形成する方法によって製造 された $2 \times 10 \mu$ m単-エミッタHBTの電流(I)対 電圧(V)曲線を示すグラフである。

【図 20 】公知のベースライン分子ビームエピタキシー製造方法及び本発明の実施形態によりモノリシック集積のHEMT-HBTデバイスを形成する方法によって製造された $2 \times 10 \, \mu$ mクオド・エミッタHBTに対するカットオフ周波数($f_{\rm T}$)対コレクタ電流密度のグラフである。

「図21】本発明の実施形態によるHBTとモノリシック集積されたTゲートHEMTに対する電流対電圧曲線のグラフである。

【図22】本発明の実施形態によるHEMT-HBT集 積デバイスとモノリシックに製造されたPINダイオー ドに対する順方向バイアス電流及び電圧特性を示すグラ フである。

【図23】本発明の実施形態によるHEMT-HBT集積デバイスとモノリシックに製造されたPINダイオードに対する逆方向バイアス電流及び電圧特性を示すグラフである。

【図24】ベースライン技術によって製造されたHBT 増幅器と、本発明の実施形態によりモノリシック集積されたHEMT-HBTデバイスに関連したHBT増幅器 との間の利得及びノイズ対周波数を比較するグラフである。

【図25】低ノイズHEMTの前端をHBT高インターセプト増幅器と一体化する高性能増幅器の回路図である。

【図26】HEMT低ノイズ増幅器と一体化されたPI Nダイオードリミッタの回路図である。

【図27】HEMT低ノイズ増幅器と一体化されたHB Tレギュレータの回路図である。

【図28】受信機能のためのHEMT低ノイズ増幅器と、HBTベース・コレクタPIN又は個別PINを用いるPINダイオードスイッチと、送信機能のためのHBT電力増幅器とを使用する送信器-受信器モジュールの回路図である。

【符号の説明】

10 モノリシック集積の半導体構造体

12 共通の基体

24







- 16 窒化シリコン層
- 18 HBTデバイス層
- 20 多結晶HEMT層
- 22 単結晶HEMTプロファイル層
- 28 モノリシック集積の半導体構造体
- 30 基体
- 34 窒化シリコン層
- 36 ダイオードデバイス層


38 単結晶HBTプロファイル層


26


- 40 多結晶HBTプロファイル層
- 42 第2の窒化シリコン層
- 44 単結晶HEMT層
- 46 多結晶HEMT層
- 50 モノリシック集積デバイス
- 52 HBT
- 54 THzショットキーダイオード
- 56 HEMT

















260

262

264

HBT

HBT


HIA

HBT

HIA

O

【図25】



【手続補正書】

【提出日】平成7年12月7日

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【請求項1】 基体と、

上記基体上に形成された高電子移動度トランジスタ(H EMT) とを備え、該HEMTは、基体に接触するHE MTのプロファイル層が基体とのエピタキシャル結合を 形成するように選択的分子ビームエピタキシー(MB E) によって基体に付着された複数のHEMTプロファ イル層を含み、そして上記基体上に形成された第1半導 体デバイスを更に備え、該第1半導体デバイスは、基体 に接触する第1半導体デバイスのプロファイル層が基体 とのエピタキシャル結合を形成するようにMBEによっ て基体上に付着された複数の第1半導体デバイスプロフ ァイル層を含むことを特徴とするモノリシック集積回 路。

【請求項2】 上記第1半導体デバイスは、ヘテロ接合 バイポーラトランジスタ(HBT)であり、基体に接触 するHBTプロファイル層がサブコレクタ層である請求 項1に記載の集積回路。

【請求項3】 上記第1半導体デバイスは、PINダイ オードであり、基体に接触するPINダイオードプロフ ァイル層が接触層である請求項1に記載の集積回路。

【請求項4】 基体上に形成された第2半導体デバイス を更に備え、該第2半導体デバイスは、基体に接触する 第2半導体デバイスのプロファイル層が基体とのエピタ キシャル結合を形成するように選択的MBEによって基 体に付着された複数の第2半導体プロファイル層を含む 請求項1に記載の集積回路。

【請求項5】 上記第1半導体デバイスはHBTであり そして第2半導体デバイスはショットキーダイオードで あり、これらHBT及びショットキーダイオードはイオ ンインプランテーション領域によって分離され、そして 基体に接触するHBTプロファイル層がサブコレクタ層 である請求項4に記載の集積回路。

【請求項6】 上記第1半導体デバイスはHBTであり そして第2半導体デバイスはPINダイオードであり、 基体に接触するHBTプロファイル層がサブコレクタ層 であり、そして基体に接触するPINダイオードプロフ ァイル層が接触層である請求項4に記載の集積回路。

【請求項7】 HBT及びPINダイオードは、イオン インプランテーション領域によって分離される請求項6 に記載の集積回路。

【請求項8】 ショットキーダイオードデバイスを更に 備え、該ショットキーダイオードデバイスはイオンイン プランテーション領域によってHBTから分離され、基 体に接触するショットキーダイオードデバイスのプロフ アイル層が基体とのエピタキシャル結合を形成する請求 項2に記載の集積回路。

【請求項9】 上記PINダイオード、HBT及びHE MTは、送信一受信回路を形成するように相互接続さ れ、HEMTは受信機能のための低ノイズ増幅器として 働き、HBTは送信機能のための電力増幅器として働 き、PINダイオードはスイッチとして働く請求項7に 記載の集積回路。

【請求項10】 上記HBT及びHEMTは、HBT調 整されたHEMT低ノイズ増幅器を形成するように相互 接続される請求項2に記載の集積回路。

【請求項11】 上記HEMT及びPINダイオード は、PINダイオードリミッタを含むHEMT増幅器を 形成するように相互接続される請求項3に記載の集積回 路。

【請求項12】 HBT及びHEMTは高性能増幅器を 形成するように相互接続され、HEMTは、RF信号を 受信する低ノイズ増幅器として働き、HBTは、HEM Tから増幅された出力信号を受信する高インターセプト 増幅器として働く請求項2に記載の集積回路。

【請求項13】 基体上に付着された超伝導ー絶縁ー超 伝導(SIS)検出器を更に備えた請求項1に記載の集 積回路。

【請求項14】 上記基体は、砒化ガリウム及び燐化イ ンジウムより成る群から選択された半導体材料より成る 請求項1に記載の集積回路。

フロントページの続き

(51) Int. Cl. 6

識別記号

庁内整理番号

FΙ

技術表示箇所

HO1L 21/331

29/73

7376-4M 7376-4M HO1L 29/80

Н Ε

29/778

21/338

29/812

27/095

(72)発明者 ドナルド ケイ ウムモト アメリカ合衆国 カリフォルニア州 90266 マンハッタン ビーチ ノースペック アベニュー 615

(72)発明者 アーロン ケイ オキアメリカ合衆国 カリフォルニア州90502 トーランス ケンウッド 22114

(72)発明者 ケヴィン ダブリュー コバヤシ アメリカ合衆国 カリフォルニア州90503 トーランス ラディーン アベニ ュー 21305